SPD timings的意思|示意
美 / /
英 / /
社民党计时
SPD timings的网络常见释义
内存时序 干事频次为DDR2-667，干事电压1.8V，内存时序(SPD timings)为5-5-5-15，总共按照JEDEC法式延迟周期筹算，针脚数为240PIN，采用DDR2-DIMM接口典型。