Clock Input Jitter的意思|示意
美 / /
英 / /
时钟输入抖动
Clock Input Jitter的网络常见释义
时钟输入抖动 ...由于FF2 将在CLK 的下降沿触发，两个触发器之间的路径实际上将被约束 为10ns 的50%即5ns 3、时钟输入抖动（Clock Input Jitter） 时钟输入抖动是源时钟的不确定性（clock uncertainty）之一 时钟的不确定时间必须从以下路径扣除： ——周期约束建立时间路径 —...